IBM y Samsung presentan un avance en semiconductores que desafía el diseño convencional

La innovación en semiconductores de las dos compañías se llevó a cabo desde el Albany Nanotech Complex, en Nueva York, EE.UU., donde los investigadores trabajan en estrecha colaboración con socios del sector público y privado para ampliar los límites del escalado lógico y las capacidades de los semiconductores.

Este enfoque colaborativo de la innovación convierte al Albany Nanotech Complex en un ecosistema líder a nivel mundial para la investigación de semiconductores y crea una sólida línea de innovación, lo que ayuda a abordar las demandas de fabricación y a acelerar el crecimiento de la industria global de chips.

El nuevo avance del transistor vertical podría ayudar a la industria de los semiconductores a continuar su incesante camino para ofrecer mejoras significativas, que incluyen:

“El anuncio de tecnología de hoy trata sobre desafiar las convenciones y repensar cómo seguimos haciendo avanzar a la sociedad y brindamos nuevas innovaciones que mejoren la vida, los negocios y reduzcan nuestro impacto ambiental”, dijo el Dr. Mukesh Khare, Vice President, Hybrid Cloud & Systems, IBM Research. “Dadas las limitaciones que enfrenta actualmente la industria en múltiples frentes, IBM y Samsung están demostrando su compromiso con la innovación conjunta en el diseño de semiconductores y una búsqueda compartida de lo que llamamos ‘hard tech’”.

La Ley de Moore, el principio de que el número de transistores incorporados en un circuito integrado densamente poblado se duplicará aproximadamente cada dos años, se está acercando rápidamente a lo que se consideran barreras insuperables. En pocas palabras, a medida que más y más transistores se apilan en un área finita, los ingenieros se están quedando sin espacio.

Históricamente, los transistores se han construido para que queden planos sobre la superficie de un semiconductor, con la corriente eléctrica que fluye lateralmente o de lado a lado a través de ellos. Con los nuevos transistores de efecto de campo de transporte vertical- o VTFET por su nombre en inglés- IBM y Samsung han implementado con éxito transistores que se construyen perpendiculares a la superficie del chip con un flujo de corriente vertical o hacia arriba y abajo.

El proceso VTFET aborda muchas barreras en el rendimiento y las limitaciones para extender la Ley de Moore a medida que los diseñadores de chips intentan agregar más transistores en un espacio fijo. También influye en los puntos de contacto de los transistores, lo que permite un mayor flujo de corriente con menos desperdicio de energía. En general, el nuevo diseño tiene como objetivo ofrecer una mejora de dos veces en el rendimiento o una reducción del 85% en el uso de energía, en comparación con las alternativas FinFET.

Recientemente, IBM anunció un avance en la tecnología de chip de 2 nm, lo que permitirá que un chip aloje hasta 50 mil millones de transistores en un espacio del tamaño de una uña. La innovación de los VTFET se centra en una dimensión completamente nueva, que ofrece un camino hacia la continuación de la Ley de Moore.

La innovación en el Albany Nanotech Complex a menudo se dirige hacia la comercialización, y con ese fin en el ciclo de vida de los chips, hoy las empresas también anunciaron que Samsung fabricará los chips de 5nm de IBM. Se prevé que estos chips se utilizarán en las propias plataformas de servidores de IBM. Esto sigue al anuncio de 2018 de que Samsung fabricaría los chips de 7 nm de IBM, que ya están disponibles en la familia de servidores IBM Power10 desde principios de este año. El procesador IBM Telum, también anunciado este año, se fabrica de manera similar por Samsung utilizando diseños de IBM.

El legado de IBM en avances en semiconductores también incluye la primera implementación de tecnologías de proceso de 7 nm y 5 nm, tecnología de puerta metálica High-k, transistores de canal SiGe, DRAM de celda única, las leyes de Escala de Dennard, fotorresistencias amplificadas químicamente, cableado de interconexión de cobre, tecnología de silicio sobre aislante, microprocesadores multinúcleo, DRAM integrado y apilado de chips 3D.